Joyeux Noël à tous nos visiteurs, membres et amis
par delà les frontières et les océans !
par delà les frontières et les océans !
Référence : http://www.jacquielawson.com/
Variables:
dividende
diviseur
I est le registre opérande
II est le registre compteur qui contiendra le quotient de la division euclidienne de dividende par diviseur en fin d algorithme
III est le registre résultat qui contiendra le reste de la division euclidienne de dividende par diviseur en fin d algorithme
Algorithme:
III prend la valeur 0
II prend la valeur 0
I prend la valeur dividende
III prend la valeur III+I
II prend la valeur II+1
II prend la valeur 0
I prend la valeur diviseur
Tant que III≥0
III prend la valeur III-I
II prend la valeur II+1
Fin tant que
III prend la valeur III+I
II prend la valeur II-1
root@MFGC177FR:/ # cat /proc/cpuinfo
Processor : ARMv7 Processor rev 1 (v7l)
processor : 0
BogoMIPS : 623.79
processor : 1
BogoMIPS : 623.79
Features : swp half thumb fastmult vfp edsp neon vfpv3
CPU implementer : 0x41
CPU architecture: 7
CPU variant : 0x4
CPU part : 0xc09
CPU revision : 1
Hardware : RK30board
Revision : 0000
Serial : 0000000000000000
root@MFGC177FR:/ # cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_available_frequencies
312000 504000 816000 912000 1008000
root@MFGC177FR:/ # cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_max_freq
1008000
root@MFGC177FR:/ # df
Filesystem Size Used Free Blksize
/dev 198.1M 136.0K 198.0M 4096
/sys/fs/cgroup 198.1M 0.0K 198.1M 4096
/mnt/secure 198.1M 0.0K 198.1M 4096
/mnt/asec 198.1M 0.0K 198.1M 4096
/mnt/obb 198.1M 0.0K 198.1M 4096
/system 1.5G 740.5M 771.8M 4096
/cache 124.0M 16.1M 107.9M 4096
/metadata 3.9M 28.0K 3.8M 4096
/data 1004.0M 207.2M 796.8M 4096
/mnt/shell/emulated: Transport endpoint is not connected
/mnt/internal_sd 4.7G 178.2M 4.5G 8192
/mnt/secure/asec 4.7G 178.2M 4.5G 8192
root@MFGC177FR:/ # cat /proc/partitions
major minor #blocks name
31 0 4096 mtdblock0
31 1 16384 mtdblock1
31 2 16384 mtdblock2
31 3 32768 mtdblock3
31 4 65536 mtdblock4
31 5 131072 mtdblock5
31 6 1044480 mtdblock6
31 7 4096 mtdblock7
31 8 4096 mtdblock8
31 9 1572864 mtdblock9
31 10 4956160 mtdblock10
root@MFGC177FR:/ # ls -l /dev/block/mtd/by-name
lrwxrwxrwx root root 2014-12-23 17:00 backup -> /dev/block/mtdblock4
lrwxrwxrwx root root 2014-12-23 17:00 boot -> /dev/block/mtdblock2
lrwxrwxrwx root root 2014-12-23 17:00 cache -> /dev/block/mtdblock5
lrwxrwxrwx root root 2014-12-23 17:00 kernel -> /dev/block/mtdblock1
lrwxrwxrwx root root 2014-12-23 17:00 kpanic -> /dev/block/mtdblock8
lrwxrwxrwx root root 2014-12-23 17:00 metadata -> /dev/block/mtdblock7
lrwxrwxrwx root root 2014-12-23 17:00 misc -> /dev/block/mtdblock0
lrwxrwxrwx root root 2014-12-23 17:00 recovery -> /dev/block/mtdblock3
lrwxrwxrwx root root 2014-12-23 17:00 system -> /dev/block/mtdblock9
lrwxrwxrwx root root 2014-12-23 17:00 user -> /dev/block/mtdblock10
lrwxrwxrwx root root 2014-12-23 17:00 userdata -> /dev/block/mtdblock6
root@MFGC177FR:/ # dumpsys window displays
WINDOW MANAGER DISPLAY CONTENTS (dumpsys window displays)
Display: mDisplayId=0
init=800x480 160dpi cur=800x480 app=800x432 rng=480x407-800x727
Variables:
facteur1 est le plus grand des deux facteurs du produit à calculer
facteur2 est le plus petit des deux facteurs du produit à calculer
I est le registre opérande
II est le registre compteur
III est le registre résultat qui contiendra le produit de facteur1 et facteur2 en fin d'algorithme
Algorithme:
III prend la valeur 0
II prend la valeur 0
I prend la valeur facteur1
Pour toutes les valeurs de 1 à facteur2
III prend la valeur III+I
II prend la valeur II+1
FinPour
génération | Lancement | entrée de gamme internationale | modèle français | innovations |
Casio MS | rentrée 2001 | Casio fx-82 MS | Casio fx-92 Collège | affichage hybride calcul + résultat:
|
Casio ES | rentrée 2007 | Casio fx-82 ES | Casio fx-92 Collège 2D |
|
Casio ES PLUS | rentrée 2009 | Casio fx-82 ES PLUS | Casio fx-92 Collège 2D+ | |
Casio EX/Classwiz | rentrée 2015 | Casio fx-82EX Classwiz |
SHIFT ALPHA hyp MEMORY STO RCL SD REG CMPLX
← Prog P1 P2 P3 P4 Deg Rad Gra Fix Sci r<θ Eng R↔I →
S A hyp M STO RCL SD REG CMPLX MAT VCT EQN D R G FIX SCI r<θ Eng R<->I