Forum TI-Planet.org

Bonjour à tous !

Depuis quelques temps j'ai un projet assez conséquent qui demande des informations pointues sur le hardware des TI-z80. J'ai demandé plusieurs fois sur le chat, sans avoir de réponses des gens susceptibles de pouvoir m'aider. Je poste donc dans un topic afin de pouvoir viser tout le monde et de poster mes questions au fur et à mesure de mes recherches. Le modèle sur lequel je programme est une TI-83+ SE pour l'info.


J'ai déjà plusieurs questions pour commencer :

1° Quel est le débit binaire en sortie et entrée de la prise jack, est-il possible de le faire varier, matériellement ou logiciellement ? -> D'après cette page, ce débit est égal à 9600 bauds. La deuxième partie de la question reste valable

2° Quels sont les niveaux (en Volt) délivrés par la prise jack ?

3° Quelle est la parité des informations délivrées par la prise ?


Merci d'avance !

UP !

Je suis vraiment désolé mais si qui que ce soit a une réponse il faut à tout prix qu'il me la donne, j'ai vraiment pas envie de cramer ma calc et je n'ai rien trouvé sur internet...

1) Le protocole habituel utilisé par TI est une sorte de half-duplex bizarre, avec vitesse variable. Avec du code ASM tiers, on peut s'amuser à implémenter d'autres protocoles, du quasi-9600 bps ou bien du CALCnet, par exemple.

2) 5V sur TI-Z80, 3.3V sur TI-68k. Les deux calculatrices sont physiquement capables de se parler sans dommages électriques, comme le montre l'utilisation de X-Link.

3) Je ne suis pas sûr de comprendre la question, donc je vais peut-être répondre à côté...
Par défaut, l'état de repos des deux lignes de données est haut (5V / 3.3V).

Ok merci Lionel pour cette réponse rapide

1) Donc pour faire varier ce débit binaire je n'ai pas d'autre choix que de travailer dans un autre protocole ? Mon but est de le réduire de moitié pour info

2) Nous parlons bien de niveaux bas/haut de -5/5V pour les z80 ? Car j'ai déjà croisé des maxhines en 0/5V oO Si c'est bien -5/5V, c'est parfait pour moi

3) Par la parité des informations j'entendais dans la répartitions des données transmises, combien de bit de parité sont effectifs. Par exemple, une donnée envoyée par la machine A "pesant" 7 bit sera incrémentée d'un bit de parité afin de retrouver un format 8 bit. Mais ta réponse sur l'état haut me servira aussi peut être

1. Au contraire: le protocole utilisé par TI a un débit variable (voir à ce sujet le délai entre bits réglable dans libti*/TILP), ce qui n'est le cas ni du 9600 bps classique, ni de CALCnet, tous les deux basés sur des timings.

2. Non, c'est 0V/5V pour les TI-Z80 et 0V/3.3V pour les TI-68k. C'est chiant de devoir bosser avec du -5V/5V et pire, -12V/12V.

3. Pour autant que je sache, aucune info de parité n'est transmise dans le protocole utilisé par TI. Tu peux vérifier dans le linkguide associé à libti*/TILP.
Si tu utilises un autre protocole, tu fais ce que tu veux.

Ok ba je vais regarder la doc de libti*/TILP pour plus d'infos alors

Je dois avouer que ce voltage m'embête mais bon... :/ Des composants vont régler ce problème je l'espère